■日時：2025年01月27日(月) 13:30〜17:30
■会場：※会社やご自宅のパソコンで視聴可能な講座です
※ お申込み時に送られるWEBセミナー利用規約・マニュアルを必ず、ご確認ください。
■定員：30名
■受講料：45,100円(税込、資料作成費用を含む)
※複数でのご参加を希望される場合、お申込み追加1名ごとに16,500円が加算となります
■主催：(株)AndTech
■講師：神奈川工科大学 工学部・電気電子情報工学科 非常勤講師 江澤 弘和 氏
■講演主旨：
先端微細加工による半導体デバイスの高性能化はあらゆる産業分野で新たな需要を創出し、AI開発を
加速する貪欲な情報サービス市場ではチップレベルの性能向上だけでなく、パッケージ開発によるシス
テムレベルの性能向上に期待が集まっています。レティクル限界サイズの複数個の先端半導体チップを
連結し、その性能に見合う広帯域メモリ（HBM）を多数個搭載するパッケージの大型化は必至であり、
俄かに、パネルレベルパッケージ（PLP）の高品位化開発の機運が高まっています。本セミナーでは、
Si/Organic/Glassインタポーザー、Siブリッジ、Fan Outパッケージの開発推移を整理し、プロセスの
基礎を再訪しながら、先進パッケージの今後の動向を展望します。
■習得できる知識：
・今さら聞けないMicro Bump、再配線、TSV、Fan Outパッケージ形成プロセスの基礎と留意点
・異種デバイスの三次元集積プロセスの基礎と留意点
・配線階層を横断する視点から理解する半導体パッケージの役割の変化
■プログラム：
1.最近の半導体デバイスパッケージ
・システムレベルの性能向上に寄与する先進パッケージ
2.中間領域プロセス技術の進展
・“後工程”プロセスの高品位化
3. 三次元集積化プロセスの基礎
・TSV再訪
・Hybrid-Bonding(Wafer level/CoW(D2W), Polymer bonding)
・Si/Organicインタポーザー, Siブリッジ
・RDL微細化,多層化とダマシンプロセスの要否
4. Fan-Out(FO)型パッケージプロセスの基礎
・市場浸透の現状
・FOプロセスと材料の選択肢拡大
・Through Mold Interconnect(TMI)の選択肢拡大による三次元FOの多様化
・Panel Level Process(PLP)高品位化の課題
5. 今後の開発動向及び市場動向
・マスクレス露光によるレティクルサイズ制約からの解放
・Glassインタポ−ザ, Co-Packaged Opticsの話題と課題
6. Q&A
|
